This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

010077368 **Image available**
WPI Acc No: 1994-345081/199443

Related WPI Acc No: 1995-033553; 2000-675654; 2001-074391; 2001-420407

XRAM Acc No: C94-157048 XRPX Acc No: N94-270868

Semiconductor circuit prepn. at lower cost - by forming monosilicic

matrix circuit on substrate

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME); SEMICONDUCTOR ENERGY RES CO LTD (SEME); SEMICONDUCTOR ENERGY LAB CO INC (SEME)

Inventor: TAKAYAMA T; TAKEMURA Y; ZHANG H Number of Countries: 005 Number of Patents: 009

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date V	Veek
JP 6267988	Α	19940922	JP 9379004	Α	19930312	199443 B
TW 241377	Α	19950221	TW 9410194	7 A	19940307	7 199518
US 5569610	Α	19961029	US 94207185	Α	19940308	199649
US 5614733	Α	19970325	US 94207185	Α	19940308	199718
			US 94354502	Α	19941212	
CN 1099519	Α	19950301	CN 94104267	Α	19940312	199722
US 5783468	Α	19980721	US 94207185	Α	19940308	199836
			US 96630628	Α	19960410	
CN 1244039	Α	20000209	CN 94104267	Α	19940312	200026
			CN 99110391	Α	19940312	
KR 171437	B 1	19990330	KR 944934	Α	19940312	200045
CN 1255733	Α	20000607	CN 94104267	Α	19940312	200046
			CN 99126727	Α	19940312	

Priority Applications (No Type Date): JP 9379004 A 19930312; JP 9379005 A 19930312

Patent Details:

Patent No	Kind Lan Pg	g Main IPC F	Filing Notes
JP 6267988	A	6 H01L-021/336	
TW 241377	Α	H01L-021/331	patent JP 6267988
US 5569610) A	11 H01L-021/84	patent JP 6267988
US 5614733	3 A	13 H01L-029/76	Div ex application US 94207185
			patent JP 6267988
			Div ex patent US 5569610
CN 1099519	9 A	H01L-021/82	patent JP 6267988
US 5783468	3 A	H01L-021/84	Div ex application US 94207185
			Div ex patent US 5569610
CN 1244039	9 A	H01L-027/02	Div ex application CN 94104267
KR 171437	B1	H01L-021/336	
CN 125573	3 A	H01L-021/00	Div ex application CN 94104267

Abstract (Basic): JP 6267988 A Dwg.1/3

Title Terms: SEMICONDUCTOR; CIRCUIT; PREPARATION; LOWER; COST; FORMING;

MONO; SILICIC; MATRIX; CIRCUIT; SUBSTRATE

Derwent Class: L03; P81; U14

International Patent Class (Main): H01L-021/00; H01L-021/331; H01L-021/336; H01L-021/82; H01L-021/84; H01L-027/02; H01L-029/76
International Patent Class (Additional): H01L-021/20; H01L-021/324; H01L-027/04; H01L-029/784; H01L-029/786; H01L-031/036; H01L-031/112
File Segment: CPI; EPI; EngPI

DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

04596088 **Image available**

METHOD OF MANUFACTURING SEMICONDUCTOR CIRCUIT

PUB. NO.:

06-267988 [JP 6267988 A]

PUBLISHED:

September 22, 1994 (19940922)

INVENTOR(s): CHIYOU KOUYUU

TAKAYAMA TORU

TAKEMURA YASUHIKO

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

05-079004 [JP 9379004]

FILED:

March 12, 1993 (19930312)

INTL CLASS:

[5] H01L-021/336; H01L-029/784; H01L-021/20

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R011 (LIQUID CRYSTALS); R096

(ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS); R100

(ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 1647, Vol. 18, No. 673, Pg. 31,

December 19, 1994 (19941219)

ABSTRACT

PURPOSE: To make it possible to form two kinds of TFTs, namely a TFT for high shifting and a TFT for low leak current, with minimum processes by forming an amorphous silicon film and an material having a catalyst element in close contact with it and by selectively irradiating the amorphous silicon region with a laser, etc.

CONSTITUTION: At first, a ground film 11 of oxide silicon on a substrate 10 by sputtering to deposit a genuine amorphous silicon film 12 by a low-pressure CVD method. A nickel silicide 13 is continuously formed. Then, a laser beam is selectively applied to crystallize that region. Then, the film is annealed under a specific condition in a deoxidation gas to crystallize the region which is not irradiated with the laser. As a result, two kinds of crystalline silicon 12a, 12b are obtained. The region 12a has a high electric field mobility by the laser crystallization process. On the other hand, the region 12b which is crystallized with the thermal annealing leaks less current.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-267988

(43)公開日 平成6年(1994)9月22日


識別記号 336 784	庁内整理番号	FΙ	技術表示箇所		
20	8122—4M 9056—4M	H 0 1 L	29/ 78 3 1 1 Y		
		審査請求	未請求 請求項の数5 FD	(全 6 頁)	
特顯平5-79004 平成 5 年 (1993) 3	日12日	(71)出願人	株式会社半導体エネルギー研	究所	
十成 5 平(1555) 3	7120	(72)発明者		株式会社半	
		(72)発明者	高山 徹 神奈川県厚木市長谷398番地 導体エネルギー研究所内	株式会社半	
		(72)発明者	竹村 保彦 神奈川県厚木市長谷398番地 導体エネルギー研究所内	株式会社半	
	836 784 20 特願平5-79004	836 784 20 8122—4M 9056—4M	836 784 20 8122-4M 9056-4M H 0 1 L 審査請求 特願平5-79004 (71)出願人 平成 5 年(1993) 3 月12日 (72)発明者	184 20 8122-4M 9056-4M H 0 1 L 29/78 3 1 1 Y 審査請求 未請求 請求項の数 5 F D 特願平5-79004 (71)出願人 000153878 株式会社半導体エネルギー研 神奈川県厚木市長谷398番地 海体エネルギー研究所内 (72)発明者 高山 徹 神奈川県厚木市長谷398番地 海体エネルギー研究所内 (72)発明者 高山 徹 神奈川県厚木市長谷398番地 海体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 海体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 海体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 神奈川県厚木市長谷398番地	

(54) 【発明の名称 】 半導体回路の作製方法

(57)【要約】

【目的】 薄膜トランジスタ(TFT)の回路において、低リーク電流のTFTと高速動作が可能なTFTを有する半導体回路およびそのような回路を作製するための方法を提供する。

【構成】 アモルファスシリコン膜に密着して触媒元素を有する物質を形成し、もしくはアモルファスシリコン膜中に触媒元素を導入し、このアモルファスシリコン膜に、選択的にレーザーもしくはそれと同等な強光を照射することによって結晶化する。さらに、通常のアモルファスシリコンの結晶化温度よりも低い温度でアニールすることによって、レーザーの照射されなかった領域の結晶化をおこなう。そして、熱アニールによって結晶化した領域をアクティブマトリクス回路の画案回路に使用されるTFTに、先にレーザーによって結晶化した領域を周辺駆動回路に使用されるTFTに用いる。



1

【特許請求の範囲】

【請求項1】 アモルファスシリコン膜およびそれに密着して触媒元素を有する物質を形成する第1の工程と、前記アモルファスシリコン領域をレーザーもしくはそれと同等な強光を選択的に照射することによって結晶化させる第2の工程と、

通常のアモルファスシリコンの結晶化温度よりも低い温度でアニールする第3の工程とを有することを特徴とする半導体回路の作製方法。

【請求項2】 請求項1において、触媒元素は、ニッケル、鉄、コバルト、白金の少なくとも1つであることを特徴とする半導体回路の作製方法。

【請求項3】 アモルファスシリコン膜に触媒元素を導入する第1の工程と、

前記アモルファスシリコン領域をレーザーもしくはそれ と同等な強光を選択的に照射することによって結晶化さ せる第2の工程と、

通常のアモルファスシリコンの結晶化温度よりも低い温度でアニールする第3の工程と、を有することを特徴とする半導体回路の作製方法。

【請求項4】 請求項3の第1の工程において、アモルファスシリコン中の触媒元素の濃度は、平均値が 1×1 0 16 cm $^{-3}$ 以上であることを特徴とする半導体回路の作製方法。

【請求項5】 請求項4の触媒元素の濃度は、2次イオン質量分析法によって測定された値で定義されることを特徴とする半導体回路の作製方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタ(TFT)を複数個有する半導体回路およびその作製方法に関するものである。本発明によって作製される薄膜トランジスタは、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上、いずれにも形成される。特に本発明は、モノリシック型アクティブマトリクス回路(液晶ディスプレー等に使用される)のように、低速動作のマトリクス回路と、それを駆動する高速動作の周辺回路を有する半導体回路に関する。

[0002]

【従来の技術】最近、絶縁基板上に、薄膜状の活性層 (活性領域ともいう)を有する絶縁ゲイト型の半導体装置の研究がなされている。特に、薄膜状の絶縁ゲイトトランジスタ、いわゆる薄膜トランジスタ(TFT)が熱心に研究されている。これらは、透明な絶縁基板上に形成され、マトリクス構造を有する液晶等の表示装置において、各画案の制御用に利用することや駆動回路に利用することが目的であり、利用する半導体の材料・結晶状態によって、アモルファスシリコンTFTや結晶性シリコンTFTというように区別されている。

【0003】一般にアモルファス状態の半導体の電界移

動度は小さく、したがって、高速動作が要求されるTF Tには利用できない。そこで、最近では、より高性能な 回路を作製するため結晶性シリコンTFTの研究・開発 が進められている。

2

【0004】結晶半導体は、アモルファス半導体よりも電界移動度が大きく、したがって、高速動作が可能である。結晶性シリコンでは、NMOSのTFTだけでなく、PMOSのTFTも同様に得られるのでCMOS回路を形成することが可能で、例えば、アクティブマトリクス方式の液晶表示装置においては、アクティブマトリクス部分のみならず、周辺回路(ドライバー等)をもCMOSの結晶性TFTで構成する、いわゆるモノリシック構造を有するものが知られている。

[0005]

【発明が解決しようとする課題】図3には、液晶ディスプレーに用いられるモノリシックアクティブマトリクス回路のブロック図を示す。基板7上には周辺ドライバー回路として、列デコーダー1、行デコーダー2が設けられ、また、マトリクス領域3にはトランジスタとキャパシタからなる画素回路4が形成され、マトリクス領域と周辺回路とは、配線5、6によって接続される。周辺回路に用いるTFTは高速動作が、また、画素回路に用いるTFTは低リーク電流が要求される。それらの特性は物理的に矛盾するものであるが、同一基板上に同時に形成することが求められていた。

【0006】しかしながら、同一プロセスで作製したTFTは全て同じ様な特性を示す。例えば、結晶シリコンを得るにはレーザーによる結晶化(レーザーアニール)という手段を使用することができるが、レーザー結晶化によって結晶化したシリコンでは、マトリクス領域のTFTも周辺駆動回路領域のTFTも同じ様な特性である。そこで、マトリクス領域は熱結晶化を採用し、周辺駆動回路領域はレーザーによる結晶化を採用するという方法が考えられるが、熱結晶化には、600℃で24時間以上も長時間のアニールをするか、1000℃以上の高温でのアニールが必要であった。前者では、スループットが低下し、後者では基板が石英に限定されてしまう。

【0007】本発明はこのような困難な課題に対して解 40 答を与えんとするものであるが、そのためにプロセスが 複雑化し、歩留り低下やコスト上昇を招くことは望ましくない。本発明の目的とするところは、高移動度が要求 されるTFTと低リーク電流が要求されるTFTという 2種類のTFTを最小限のプロセスの変更によって、量産性を維持しつつ、容易に作り分けることにある。

[0008]

【課題を解決するための手段】本発明者の研究の結果、 実質的にアモルファス状態のシリコン被膜に微量の触媒 材料を添加することによって結晶化を促進させ、結晶化 50 温度を低下させ、結晶化時間を短縮できることが明らか 20

になった。触媒材料としては、ニッケル(Ni)、鉄(Fe)、コバルト(Co)、白金(Pt)の単体、もしくはそれらの珪化物等の化合物が適している。具体的には、これらの触媒元素を有する膜、粒子、クラスター等をアモルファスシリコン膜の下、もしくは上に密着して形成し、あるいはイオン注入法等の方法によってモルファスシリコン膜中にこれらの触媒元素を導入し、その後、これを適当な温度、典型的には580℃以下の温度で、また、8時間以内の短時間の熱アニールすること

によって結晶化させることができる。

【0009】また、化学的気相成長法(CVD法)によってアモルファスシリコン膜を形成する際には原料ガス中に、また、スパッタリング等の物理的気相法でアモルファスシリコン膜を形成する際には、ターゲットや蒸着源等の成膜材料中に、これらの触媒材料を添加してもおいてもよい。当然のことであるが、アニール温度が高いほど結晶化時間は短いという関係がある。また、ニッケル、鉄、コバルト、白金の濃度が大きいほど結晶化温度が低く、結晶化時間が短いという関係がある。本発明人の研究では、結晶化を進行させるには、これらのうちの少なくとも1つの元素の濃度が $10^{17}\,\mathrm{cm}^{-3}$ またはそれ以上、好ましくは $5\times10^{18}\,\mathrm{cm}^{-3}$ 以上存在することがわかった。

【0010】なお、上記触媒材料はいずれもシリコンにとっては好ましくない材料であるので、できるだけその 濃度が低いことが望まれる。本発明人の研究では、これらの触媒材料の濃度は合計して $1\times10^{20}\,\mathrm{cm}^{-3}$ を越えないことが望まれる。特に、局所的(例えば粒界等)に $1\times10^{20}\,\mathrm{cm}^{-3}$ を越えないことが望まれる。

【0011】本発明は、レーザー結晶化によって動作速度の速いTFT(アクティブマトリクスのドライバーTFT等)を選択的に形成する一方、上記の触媒材料による結晶化の特徴を生かして、その他の比較的速度の遅いTFT(アクティブマトリクス回路の画素回路の低リークTFT等)に関しては、低温で短時間に結晶化させてに用いることを特徴とする。この結果、低リーク電流と高速動作という矛盾するトランジスタを有する回路を同一基板上に同時に形成することができる。以下に実施例を用いて、より詳細に本発明を説明する。

[0012]

【実施例】

〔実施例1〕 本実施例は、図3に示すような1枚のガラス基板上にアクティブマトリクスと、その周辺に駆動回路を有する半導体回路に関するものである。図1に本実施例の作製工程の断面図を示す。まず、基板(コーニング7059)10上にスパッタリング法によって厚さ2000Aの酸化珪素の下地膜11を形成した。さらに、減圧CVD法によって、厚さ500~1500A、例えば1500Aの真性(I型)のアモルファスシリコン膜12を堆積した。連続して、スパッタリング法によ

4

って、厚さ $5\sim2$ 00Å、例えば20Åの珪化ニッケル膜(化学式NiSi_x、0.4 \leq x \leq 2.5、例えば、x=2.0)13を形成した。(図1(A))

【0013】次に、選択的にレーザー光を照射して、その領域の結晶化をおこなった。レーザーとしてはKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を用いたが、その他のレーザー、例えば、XeFエキシマーレーザー(波長353nm)、XeClエキシマーレーザー(波長308nm)、ArFエキシマーレーザー(波長193nm)等を用いてもよい。レーザーのエネルギー密度は、200~500mJ/cm²、例えば350mJ/cm²とし、1か所につき2~10ショット、例えば2ショット照射した。レーザー照射時に、基板を200~450℃、例えば300℃に加熱した。

【0014】図3からも明らかなように、レーザー結晶 化すべき領域(周辺回路領域)と熱結晶化で十分な領域 (マトリクス領域)はかなりの距離が存在するので、特 にフォトリソグラフィー工程は必要がなかった。

【0015】次に、これを選元雰囲気下、500℃で4時間アニールして、レーザー照射されなかった領域(アクティブマトリクスの画素回路)を結晶化させた。この結果、2種類の結晶シリコン領域12a、12bが得られた。領域12aはレーザー結晶化工程によって電界移動度が高く、一方、熱アニールで結晶化した領域12bは低リーク電流であるという特徴を有していた。(図1(B))

【0016】このようにして得られたシリコン膜をフォ トリソグラフィー法によってパターニングし、島状シリ 30 コン領域14a (周辺駆動回路領域) および14b (マ トリクス領域)を形成した。さらに、スパッタリング法 によって厚さ1000Aの酸化珪素膜15をゲイト絶縁 膜として堆積した。スパッタリングには、ターゲットと して酸化珪素を用い、スパッタリング時の基板温度は2 00~400℃、例えば350℃、スパッタリング雰囲 気は酸素とアルゴンで、アルゴン/酸素=0~0.5、 例えば0. 1以下とした。引き続いて、減圧CVD法に よって、厚さ6000~8000A、例えば6000A のシリコン膜(0.1~2%の燐を含む)を堆積した。 40 なお、この酸化珪素とシリコン膜の成膜工程は連続的に おこなうことが望ましい。そして、シリコン膜をパター ニングして、ゲイト電極16a、16b、16cを形成 した。(図1(C))

【0017】次に、プラズマドーピング法によって、シリコン領域にゲイト電極をマスクとして不純物(燐およびホウ素)を注入した。ドーピングガスとして、フォスフィン(PH_3) およびジボラン(B_2H_6)を用い、前者の場合は、加速電圧を $60\sim90\,\mathrm{kV}$ 、例えば $80\,\mathrm{kV}$ 、後者の場合は、 $40\sim80\,\mathrm{kV}$ 、例えば $65\,\mathrm{kV}$ 50 とした。ドーズ量は $1\times10^{15}\sim8\times10^{15}\,\mathrm{cm}^{-2}$ 、例

(B))

えば、燐を 2×10^{15} c m $^{-2}$ 、ホウ素を 5×10^{15} とした。この結果、N型の不純物領域17a、P型の不純物領域17b および17c が形成された。

【0018】その後、レーザーアニールによって、不純物を活性化させた。レーザーとしてはKrFTキシマーレーザー(波長248nm、パルス幅20nsec)を用いたが、その他のレーザー、例えば、XeFTキシマーレーザー(波長353nm)、XeClTキシマーレーザー(波長353nm)、ArFTキシマーレーザー(波長193nm)等を用いてもよい。レーザーのエネルギー密度は、 $200\sim400$ mJ/cm²、例えば250mJ/cm²とし、1か所につき2 ~10 ショット、例えば2ショット照射した。レーザー照射時に、基板を200 ~450 \sim 10に加熱してもよい。レーザーを照射する代わりに、 $450\sim500$ \sim 17cを活性化した。(図1(D))

【0019】続いて、厚さ6000Aの酸化珪素膜18 を層間絶縁物としてプラズマCVD法によって形成し、 さらに、スパッタリング法によって厚さ500~100 0 A、例えば800 Aのインジウム錫酸化膜 (ITO) を形成し、これをパターニングして画素電極19を形成 した。次に層間絶縁物にコンタクトホールを形成して、 金属材料、例えば、窒化チタンとアルミニウムの多層膜 によって周辺駆動回路TFTの電極・配線20a、20 b、20c、マトリクス画素回路TFTの電極・配線2 0 d、20 eを形成した。最後に、1気圧の水素雰囲気 で350℃、30分のアニールをおこなった。以上の工 程によって半導体回路が完成した。(図1(E)) 得られたTFTの活性領域のニッケルの濃度を、2次イ オン質量分析 (SIMS) 法によって測定したところ、 周辺駆動回路および画素回路ともに、1×10¹⁸~5× $10^{18} \, \text{cm}^{-3}$ のニッケルが観測された。

【0020】 [実施例2】 図2に本実施例の作製工程の断面図を示す。基板(コーニング7059)21上に、スパッタリング法によって、厚さ2000 Aの酸化珪素膜22 を形成した。次に、滅圧CVD法によって、厚さ $200\sim1500$ A、例えば500 Aのアモルファスシリコン膜23 を堆積した。そして、イオン注入法によってニッケルイオンを注入し、アモルファスシリコンの表面にニッケルが $1\times10^{18}\sim2\times10^{19}$ c m $^{-3}$ に付含まれるような領域24 を作製した。この領域24の深さは $200\sim500$ Aとし、加速エネルギーはそれに合わせて最適なものを選択した。(図2(A))

【0021】次に、アモルファスシリコン膜に選択的に レーザー光を照射して、その領域の結晶化をおこなっ た。レーザーとしてはKrFエキシマーレーザー(波長 248 n m、パルス幅 20 n s e c)を用いた。レーザ ーのエネルギー密度は、 $200\sim500$ m J / c m 2 、 例えば350 m J / c m 2 とし、1 か所につき $2\sim10$ ショット、例えば2 ショット照射した。レーザー照射時に、基板を $200\sim450$ ℃、例えば400℃に加熱した。さらに、還元雰囲気下、500℃で4 時間アニールして、レーザー照射されなかった領域のアモルファスシリコン膜を結晶化させた。この結晶化工程によって、2 種類の結晶シリコン23a、23bが得られた。(図2

【0022】その後、このシリコン膜をパターニングし 10 て、島状シリコン領域 2 6 a (周辺駆動回路領域) およ び26b(マトリクス画素回路領域)を形成した。さら に、テトラ・エトキシ・シラン (Si (OC 2 H₅)₄ 、TEOS)と酸素を原料として、プラズマ CVD法によってTFTのゲイト絶縁膜として、厚さ1 000点の酸化珪素27を形成した。原料には、上記ガ スに加えて、トリクロロエチレン (С2 НС 13) を用 いた。成膜前にチャンバーに酸素を400SCCM流 し、基板温度300℃、全圧5Pa、RFパワー150 Wでプラズマを発生させ、この状態を10分保った。そ 20 の後、チャンバーに酸素300SCCM、TEOSを1 5SCCM、トリクロロエチレンを2SCCMを導入し て、酸化珪素膜の成膜をおこなった。基板温度、RFパ ワー、全圧は、それぞれ300℃、75W、5Paであ った。成膜完了後、チャンバーに100Torrの水素 を導入し、350℃で35分の水素アニールをおこなっ た。

【0023】引き続いて、スパッタリング法によって、厚さ6000~8000Å、例えば6000Åのアルミニウム膜(2%のシリコンを含む)を堆積した。アルミニウムの代わりにタンタル、タングステン、チタン、モリブテンでもよい。なお、この酸化珪素27とアルミニウム膜の成膜工程は連続的におこなうことが望ましい。そして、アルミニウム膜をパターニングして、TFTのゲイト電極28a、28b、28cを形成した。さらに、このアルミニウム配線の表面を陽極酸化して、表面に酸化物層29a、29b、29cを形成した。陽極酸化は、酒石酸の1~5%エチレングリコール溶液中でおこなった。得られた酸化物層の厚さは2000Åであった。(図2(C))

40 【0024】次に、プラズマドーピング法によって、シリコン領域に不純物(燐)を注入した。ドーピングガスとして、フォスフィン(PH3)を用い、加速電圧を60~90kV、例えば80kVとした。ドーズ量は $1\times10^{15}\sim8\times10^{15}\,\mathrm{c\,m^{-2}}$ 、例えば、 $2\times10^{15}\,\mathrm{c\,m^{-2}}$ とした。このようにしてN型の不純物領域30aを形成した。さらに、今度は左側のTFT(Nチャネル型TFT)をフォトレジストでマスクして、再び、プラズマドーピング法で右側の周辺回路領域TFT(PチャネルTFT)およびマトリクス領域TFTのシリコン領域に不50 純物(ホウ素)を注入した。ドーピングガスとして、ジ

7

ボラン(B_2 H_6) を用い、加速電圧を $50\sim80$ k V、例えば65 k V とした。ドーズ量は $1\times10^{15}\sim8\times10^{15}$ c m $^{-2}$ 、例えば、先に注入された燐より多い 5×10^{15} c m $^{-2}$ とした。このようにしてP型の不純物領域30 b、30 c を形成した。

【0025】その後、レーザーアニール法によって不純物の活性化をおこなった。レーザーとしてはKrFエキシマーレーザー(波長248nm、パルス幅20nsec)を用いた。レーザーのエネルギー密度は、200~400mJ/cm 2 、例えば250mJ/cm 2 とし、1か所につき2~10ショット、例えば2ショット照射した。(図2(D))

【0026】続いて、層間絶縁物として厚さ2000Åの酸化珪素膜31をTEOSを原料とするプラズマCVD法によって形成し、さらに、スパッタリング法によって、厚さ500~1000A、例えば800Aのインジウム錫酸化膜(ITO)を堆積した。そして、これをエッチングして画素電極32を形成した。さらに、層間絶縁物31にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によって周辺20ドライバー回路TFTのソース、ドレイン電極・配線33a、33b、33cおよび画素回路TFTの電極・配線33a、33b、33cおよび画素回路TFTの電極・配線33d、33eを形成した。以上の工程によって半導体回路が完成した。(図2(E))

【0027】作製された半導体回路において、周辺ドライバー回路領域のTFTの特性は従来のレーザー結晶化によって作製されたものとは何ら劣るところはなかった。例えば、本実施例によって作成したシフトレジスタは、ドレイン電圧15Vで11MHz、17Vで16MHzの動作を確認できた。また、信頼性の試験においても従来のものとの差を見出せなかった。さらに、マトリクス領域のTFT(画素回路)の特性に関しては、リーク電流は 10^{-13} A以下であった。

[0028]

【発明の効果】本発明によって、同一基板上に、高速動作が可能な結晶性シリコンTFTと低リーク電流を特徴

とするアモルファスシリコンTFTを形成することができた。これを液晶ディスプレーに応用した場合には、量産性の向上と特性の改善が図られる。

【0029】また、本発明は、例えば、500℃というような低温、かつ、4時間という短時間でシリコンの結晶化をおこなうことによっても、スルーブットを向上させることができる。加えて、従来、600℃以上のプロセスを採用した場合にはガラス基板の縮みやソリが歩留り低下の原因として問題となっていたが、本発明を利用することによってそのような問題点は一気に解消された。

【0030】さらに、このことは、大面積の基板を一度に処理できることを意味するものである。すなわち、大面積基板を処理することによって、1枚の基板から多くの半導体回路(マトリクス回路等)を切りだすことによって単価を大幅に低下させることができる。このように本発明は工業上有益な発明である。

【図面の簡単な説明】

【図1】 実施例1の作製工程断面図を示す。

) 【図2】 実施例2の作製工程断面図を示す。

【図3】 モノリシック型アクティブマトリクス回路 の構成例を示す。

【符号の説明】

10・・・基板

11・・・下地絶縁膜(酸化珪素)

12・・・アモルファスシリコン膜

13・・・珪化ニッケル膜

14・・・島状シリコン領域

15・・・ゲイト絶縁膜(酸化珪素)

16・・・ゲイト電極 (燐ドープされたシリコン)

17・・・ソース、ドレイン領域

18・・・層間絶縁物(酸化珪素)

19・・・画素電極(ITO)

20・・・金属配線・電極 (窒化チタン/アルミニウ

ム)

【図3】

